CXL 3.0（Compute Express Link 3.0）

是什么

• 物理层：PCIe 6.0（64 GT/s/lane）— 带宽是 CXL 2.0 的 2 倍
• 新增能力：
  • 多层 Switching：支持级联 switch 拓扑（Tree / Mesh / Fabric）
  • Fabric：可达 4,096 个节点，跨机柜内存共享
  • Peer-to-peer：device 之间直接通信（不经主机）
  • Memory Sharing：多个主机真共享同一块内存（带一致性）
  • Coherent Backing：device 内存做 host 内存的硬件 cache

关键应用

1. AI 大集群内存解耦合：跨机柜共享 PB 级内存池
2. GPU 直接访问 CXL 内存：跳过主机 CPU，降低延迟
3. 持久内存 / 大模型 KV-cache：超大模型推理低成本扩内存

主要厂商

• 协议：CXL Consortium（Intel/AMD/NVIDIA 共同主导）
• 早期 Controller：Astera Labs / 澜起科技
• 早期采用场景：超大规模 CSP / 国家级超算 / AI 训练集群

关键趋势

• 2026-27 大规模量产 — 基于 PCIe 6.0 平台陆续就绪
• CXL 3.1 2023 末发布 — 增量增强（可信、扩展可达性）
• 替代 InfiniBand / NVLink 部分场景：开放标准 vs NVIDIA 私有